八帆計器設備(上海)有限公司
>製品>SOIチップステージング
製品グループ
会社情報
  • 取引レベル
    VIP会員
  • 連絡先
  • 電話番号
  • アドレス
    上海市閔行区新駿環路245号漕河泾開発区革新創業園E座507室
今すぐ連絡する
SOIチップステージング
SOIチップステージング
製品の詳細

ナノSOIとは?

シリコンフォトニック集積回路プロトタイプの高速製造サービス。受動及び熱光学素子を含む。
設計の提出から交付までの回転時間は3週間と短い。
エッジ結合用の被覆酸化物、金属化、および深溝オプション。
検証された光学特性と低伝搬損失。

紹介

ナノSOI製造プロセスは、フォトニック集積回路(PIC)を製造するための方法を提供する。このプロセスの基礎はシリコンパターン化ステップであり、このステップは絶縁体上のシリコン(SOI)基板上で行われる。最先端の100 keV電子ビームリソグラフィーシステムを用いて、優れた線端粗さと高スループットを保証した。我々の異方性プラズマエッチングプロセスは、フォトニックデバイスにおける散乱損失を低減するための滑らかな側壁を提供する。その後、酸化物被覆堆積、金属化、深溝エッチングなどのオプションのプロセスステップを実行して、格子結合器またはエッジ結合器を有する受動光子デバイスと能動光子デバイスを作成することができる。これらの標準プロセスに加えて、選択的酸化物除去や部分エッチング深さなどのカスタムオプションを提供します。

NanoSOI製造プロセスにアクセスするには、2つのオプションがあります。多目的ウェハ(MPW)実行計画は2ヶ月ごとに行われる。これらの実行により、標準プロセスと即時価格設定が提供されます。専用運転は、選択的酸化物放出などのカスタムオプションを必要とするプロジェクトに適しています。これらの運行のスケジュールは柔軟で、毎回の運行の見積もりはカスタマイズされている。


送信プロセス

NanoSOIプロセスへの設計のコミットはオンラインで行われます。設計ファイルはカルマグラフィックスデータシステムII(GDSII)形式で提供され、データベース単位は1ナノメートルです。NanoSOI DesignCenterを使用して設計をオンラインでコミットするには、上のナビゲーションバーで「設計をコミット」を選択します。最新の設計規則、レイアウトチュートリアル、製造プロセスの詳細は、NanoSOI設計センターにあります。多目的ウェハ生産の価格設定は、デザインセンターを通じてオンラインでも入手できます。


製造詳細

私たちの製造プロセスは、私たちのすべての標準オプションを含めて、以下のように概説されています。右サイドバーを使用して任意のプロセスステップにジャンプします。

シリコン素子層

我々のシリコンパターニングプロセスは、電子ビームリソグラフィー(EBL)と反応性イオンエッチング(RIE)プロセスを用いた絶縁体上のシリコン(SOI)におけるナノスケール特性の定義に関する。基板は220 nmのシリコンデバイス層であり、2µmの埋め込み酸化物層と675µmの処理ウエハを有する。パターン化プロセスは、電子ビーム露光に敏感な材料を洗浄し、スピンコーティングすることから始まる。100 keV EBLを用いてこの材料にデバイスパターンを定義した。材料が化学現像されると、基板上に異方性ICP-RIEエッチングプロセスを行い、パターンを下のシリコン層に移す。残りのシリコンがなく、次のバッファ酸化物層が露出するまでエッチングを行った。シリコンパターニングステップが完了すると、シリコンデバイスの酸化物堆積の保護と隔離、デバイスの電気的機能の金属化の付与、光ファイバエッジ結合の平滑な界面を提供する深溝溝の提供など、いくつかの標準オプションを使用してデバイスに追加の機能を追加することができます。カスタムオプションには、機械的用途のための独立したシリコン構造を作成するための選択的酸化物放出が含まれます。

どうはかんそし

220 nm SOI上のY分光器(50/50)

ラスタ結合器

300 nm SOI上にパターン化されたサブ波長格子結合器

フォトニック結晶

300 nmSOI上にパターン化されたフォトニック結晶ストライプ導波路

でんぱんそんしつそくてい

Applied Nanotoolsは、テスト構造を使用して光伝搬損失を定期的に測定します。試験構造は、クラッド酸化物の厚さが2.2μmである500 nm幅の直線シリコンストライプ導波路である。損失削減測定は、導波路の長さを0 cmから3 cmに変化させ、各デバイスの総挿入損失を測定し、損失と導波路長を線形フィッティングすることにより行われる。直線導波路セグメントと湾曲導波路セグメントを使用します。完全にエッチングした220 nm SOIデバイスの平均伝搬損失を下表に示す:

ぶんきょく ちょくせんどうはかんそんしつ まげどうはかんそんしつ
1.5デシベル/cm 3.8デシベル/cm
超在禅定 2.4デシベル/cm 3.0デシベル/cm

これらの結果は、2つのグループのテストアレイで平均値をとります。各グループの間隔は9 mm。スペクトルスキャンを含む、要求に応じて詳細な測定データを提供することができる。


さんかぶつたいせき

シリコンデバイスが外部環境から隔離される必要がある場合は、化学蒸着(CVD)プロセスを使用してシリカをデバイス上に堆積することができる。我々の標準酸化物堆積厚は2.2µmであり、ほとんどの熱及び光学用途を満たすのに十分である。酸化物堆積プロセスは、温度に応じて制御可能な能動光子デバイスを製造するために、我々の3層ヒータ金属化プロセスと組み合わせることができる。厚さ3µmまでの酸化物をカスタマイズすることが要求される。

きんぞくか

金属化はあなたの設備に電気機能を追加しました。ANTには2つの金属化プロセスがあり、シリコン特性上で直接行うか、酸化物クラッドの上部で行うか(前のステップで堆積する場合)。前者はシリコン素子に直接電圧/電流を印加することができ、後者は低損失熱光学光子素子を実現することができる。

せいみつきんぞくか

直接金属化の目的は、ボンディングパッドの作成および/またはプローブを行い、シリコンデバイス上に粗い電子経路を直接パターニングすることです。この金属化プロセスは、フォトリソグラフィ技術を用いて、下層シリコン層とのアライメント精度が2µm以内となるように金属領域(最小特徴寸法は10µm)を定義する。金属は電子ビーム蒸着により基板上に堆積し、厚さは全厚さの±5%の精度に制御できる。直接金属化を行う前に、酸化物クラッド層をデバイス上に堆積することはできない。標準金属は金です。必要に応じて、アルミニウムやその他のカスタム金属を使用することができます。パッド/トレースの材料選択は次のとおりです。
きんぞく あつさ
金(4 nmCr接着層付き) 100ナノメートル

三層金属化

*保護酸化層は示されていない。
三層金属化の目的は、高抵抗金属を用いてコンパクトなヒータ素子を作成し、低抵抗配線層を用いてヒータ素子に接続することである。シリカからなる第3層は、酸化損傷からヒータを保護するために使用される。アルミニウムパッドに酸化物をエッチングして露出させ、プローブまたはワイヤボンディングを行う。2種類の金属を使用すると、熱の大部分がTi/Wチップの特定の領域に対応できるため、デバイスの電気効率を高めることができます。この2つの金属層もフォトリソグラフィを使用してパターン化されています。ヒータ層はチタンタングステン合金を用いて高抵抗ヒータ装置を実現した。ルーティング層は、チタンタングステン/アルミニウム二層からなる、より広い電気トレースまたはボンディング/プローブパッドから構成することができる。配線層として2層を用いることで、配線層とヒータ層との間に低接触抵抗の良好な電気接触を確保することができる。2層はまた、配線層が高さ不変の均一な層であることを保証する。次いで、チップ上に酸化物カーペット被覆層を堆積し、酸化物窓層を用いてプローブパッドを露光した。以下は3層仕様
きんぞく あつさ
TiW合金加熱層 厚さ:200 nm体抵抗率:0.61μΩ-m薄層抵抗:3.07Ω/sq
TTiW/Al 2層ルーティング層 厚さ:200 nm Ti/W+500 nm Al体抵抗率:0.04μΩ-m薄層抵抗:0.08Ω/sq
シリカ保護層 厚さ:300 nm体抵抗率:N/Aシート抵抗:N/A

深溝エッチング

我々の深さエッチングプロセスにより、光ファイバケーブルがナノコーン導波路やサブ波長格子などのチップ上のデバイスに光を直接結合するために、チップの周辺に沿って溝を作ることができる。300μm幅の溝は、提出されたGDSII設計を中心に、8.78 x 8.78 mmの閉鎖領域を囲むようにパターン化されている。その後、深エッチングプロセスを用いて、クラッド層を通過し、酸化物と下に埋め込まれたシリコン基板をエッチングする。最終的な結果は、光ファイバエッジ結合のための滑らかな界面を持つ8.78 x 8.78 mmの基板であった。
オンライン照会
  • 連絡先
  • 会社
  • 電話番号
  • Eメール
  • ウィーチャット
  • 認証コード
  • メッセージの内容

Successful operation!

Successful operation!

Successful operation!