ナノSOIとは?




紹介
NanoSOI製造プロセスにアクセスするには、2つのオプションがあります。多目的ウェハ(MPW)実行計画は2ヶ月ごとに行われる。これらの実行により、標準プロセスと即時価格設定が提供されます。専用運転は、選択的酸化物放出などのカスタムオプションを必要とするプロジェクトに適しています。これらの運行のスケジュールは柔軟で、毎回の運行の見積もりはカスタマイズされている。
送信プロセス
NanoSOIプロセスへの設計のコミットはオンラインで行われます。設計ファイルはカルマグラフィックスデータシステムII(GDSII)形式で提供され、データベース単位は1ナノメートルです。NanoSOI DesignCenterを使用して設計をオンラインでコミットするには、上のナビゲーションバーで「設計をコミット」を選択します。最新の設計規則、レイアウトチュートリアル、製造プロセスの詳細は、NanoSOI設計センターにあります。多目的ウェハ生産の価格設定は、デザインセンターを通じてオンラインでも入手できます。
製造詳細
私たちの製造プロセスは、私たちのすべての標準オプションを含めて、以下のように概説されています。右サイドバーを使用して任意のプロセスステップにジャンプします。
シリコン素子層
我々のシリコンパターニングプロセスは、電子ビームリソグラフィー(EBL)と反応性イオンエッチング(RIE)プロセスを用いた絶縁体上のシリコン(SOI)におけるナノスケール特性の定義に関する。基板は220 nmのシリコンデバイス層であり、2µmの埋め込み酸化物層と675µmの処理ウエハを有する。パターン化プロセスは、電子ビーム露光に敏感な材料を洗浄し、スピンコーティングすることから始まる。100 keV EBLを用いてこの材料にデバイスパターンを定義した。材料が化学現像されると、基板上に異方性ICP-RIEエッチングプロセスを行い、パターンを下のシリコン層に移す。残りのシリコンがなく、次のバッファ酸化物層が露出するまでエッチングを行った。シリコンパターニングステップが完了すると、シリコンデバイスの酸化物堆積の保護と隔離、デバイスの電気的機能の金属化の付与、光ファイバエッジ結合の平滑な界面を提供する深溝溝の提供など、いくつかの標準オプションを使用してデバイスに追加の機能を追加することができます。カスタムオプションには、機械的用途のための独立したシリコン構造を作成するための選択的酸化物放出が含まれます。
どうはかんそし

ラスタ結合器

フォトニック結晶

でんぱんそんしつそくてい
ぶんきょく | ちょくせんどうはかんそんしつ | まげどうはかんそんしつ |
---|---|---|
特 | 1.5デシベル/cm | 3.8デシベル/cm |
超在禅定 | 2.4デシベル/cm | 3.0デシベル/cm |
これらの結果は、2つのグループのテストアレイで平均値をとります。各グループの間隔は9 mm。スペクトルスキャンを含む、要求に応じて詳細な測定データを提供することができる。
さんかぶつたいせき
シリコンデバイスが外部環境から隔離される必要がある場合は、化学蒸着(CVD)プロセスを使用してシリカをデバイス上に堆積することができる。我々の標準酸化物堆積厚は2.2µmであり、ほとんどの熱及び光学用途を満たすのに十分である。酸化物堆積プロセスは、温度に応じて制御可能な能動光子デバイスを製造するために、我々の3層ヒータ金属化プロセスと組み合わせることができる。厚さ3µmまでの酸化物をカスタマイズすることが要求される。
きんぞくか
金属化はあなたの設備に電気機能を追加しました。ANTには2つの金属化プロセスがあり、シリコン特性上で直接行うか、酸化物クラッドの上部で行うか(前のステップで堆積する場合)。前者はシリコン素子に直接電圧/電流を印加することができ、後者は低損失熱光学光子素子を実現することができる。
せいみつきんぞくか

きんぞく | あつさ |
---|---|
金(4 nmCr接着層付き) | 100ナノメートル |
三層金属化

きんぞく | あつさ |
---|---|
TiW合金加熱層 | 厚さ:200 nm体抵抗率:0.61μΩ-m薄層抵抗:3.07Ω/sq |
TTiW/Al 2層ルーティング層 | 厚さ:200 nm Ti/W+500 nm Al体抵抗率:0.04μΩ-m薄層抵抗:0.08Ω/sq |
シリカ保護層 | 厚さ:300 nm体抵抗率:N/Aシート抵抗:N/A |